전기전자 · 디지털과 제어 / 원리와 탐구
ADC 샘플링과 양자화 실험 해설
표본화와 양자화의 오차를 구분하고 느린 표본화에서 다른 진동수가 보이는지 확인해요.
어떤 원리인가요?
표본화가 신호의 두 배보다 느리면 앨리어싱이 생기고 비트 수가 많을수록 양자화 간격이 줄어요.
핵심 관계
Δ = 4/(2ⁿ−1) · falias = |f−round(f/fs)fs|
이렇게 관찰해 보세요
- 표본화와 양자화의 오차를 구분하고 느린 표본화에서 다른 진동수가 보이는지 확인해요.
- 기준 조건 세 가지에서 실행한 뒤 각각 기록해요.
- 비교 조건에서 바뀐 변수와 결과를 기준 기록과 비교해요.
결과를 읽는 기준
−2~+2 V를 양 끝 포함 4비트로 양자화하면 단계 간격은?
약 0.267 V
모형의 범위와 한계
잡음·지터·실제 ADC 비선형성은 생략해요. fs=2f 경계도 위상에 민감하므로 안전 복원으로 표시하지 않아요. 실제 전원·콘센트·고전압으로 따라 하지 말고 화면에서 실험해요.