개념과 작동 원리
큰 열린 고리 이득을 가진 증폭기에 출력의 일부를 되돌리면 입력 차이를 줄이는 방향으로 동작할 수 있습니다. 입력과 출력의 연결 방향이 중요합니다.
선형 동작 중인 이상적인 음의 되먹임 회로에서는 두 입력 전위가 거의 같다는 근사를 씁니다. 반전 회로의 가상 접지는 실제 도선으로 접지한 점과 다릅니다.
관계식과 성립 조건
반전 이득은 −Rf/Rin, 비반전 이득은 1+Rf/Rin입니다. 계산한 출력이 전원 범위를 넘으면 같은 식의 선형 이득을 유지하지 못합니다.
입력 전류가 작고 충분한 이득·대역폭을 가진다는 근사가 필요합니다. 포화 상태와 양의 되먹임 회로에 가상 단락 근사를 그대로 적용하지 않습니다.
가상 실험에서 읽을 변화
반전 이득은 −Rf/Rin, 비반전 이득은 1+Rf/Rin이며 출력은 전원 범위 안에 있어요.
입력 전류·오프셋·슬루율·대역폭은 생략해요. 전원 포화만 포함해요. 실제 전원·콘센트·고전압으로 따라 하지 말고 화면에서 실험해요.
핵심 관계와 기호
A반전 = −Rf/Rin · A비반전 = 1+Rf/Rin · Vout = clamp(AVin,−Vs,Vs)
| 기호 | 뜻 | 단위 |
|---|---|---|
| Rf | 되먹임 저항 | Ω |
| Rin | 입력 저항 | Ω |
| Vs | 전원 전압의 크기 | V |
예시로 확인하기
같은 저항의 비반전 회로에 +4 V를 넣고 전원을 ±9 V로 제한하면 출력은?
9 V
자주 헷갈리는 점
- 연산 증폭기의 두 입력 전압이 모든 회로와 상태에서 언제나 같은 것은 아닙니다.