개념과 작동 원리
연속 신호를 일정 시간마다 읽으면 표본 수열이 됩니다. 각 표본의 값을 유한한 코드 중 하나로 표현하는 과정이 양자화입니다.
너무 느리게 표본화하면 서로 다른 원래 주파수가 같은 표본으로 보일 수 있습니다. 이를 앨리어싱이라고 하며 비트 수를 늘려도 시간상의 모호함은 없어지지 않습니다.
관계식과 성립 조건
이상적인 대역 제한 신호의 유일한 복원에는 최고 주파수의 두 배를 넘는 표본화와 적절한 조건이 필요합니다. 실험의 끝점 포함 코드 간격은 전체 범위/(2ⁿ−1)입니다.
실제 ADC의 코드 폭 정의는 다를 수 있습니다. fs=2f 경계는 위상에 민감하고 실제 시스템에서는 안티앨리어싱 필터와 여유 주파수도 고려합니다.
가상 실험에서 읽을 변화
표본화가 신호의 두 배보다 느리면 앨리어싱이 생기고 비트 수가 많을수록 양자화 간격이 줄어요.
잡음·지터·실제 ADC 비선형성은 생략해요. fs=2f 경계도 위상에 민감하므로 안전 복원으로 표시하지 않아요. 실제 전원·콘센트·고전압으로 따라 하지 말고 화면에서 실험해요.
핵심 관계와 기호
Δ = 4/(2ⁿ−1) · falias = |f−round(f/fs)fs|
| 기호 | 뜻 | 단위 |
|---|---|---|
| fs | 표본화 주파수 | Hz |
| n | 양자화 비트 수 | bit |
| Δ | 실험의 인접 코드 값 간격 | V |
예시로 확인하기
−2~+2 V를 양 끝 포함 4비트로 양자화하면 단계 간격은?
약 0.267 V
자주 헷갈리는 점
- 양자화 비트 수를 높이는 것만으로 낮은 표본화 주파수의 앨리어싱을 해결할 수 없습니다.